Главный блок управления BSC

• Главный блок управления состоит из процессора, схемы обработки сигнализации, схемы межмодульной связи и схемы интерфейса базы данных.

P/S: (Главный блок управления состоит из процессора, схемы обработки сигнализации, схемы межмодульной связи и схемы интерфейса базы данных.)

Главный блок управления
Главный блок управления состоит из процессора, схемы обработки сигнализации, схемы межмодульной связи и схемы интерфейса базы данных.
В модуле BM реализована трехуровневая структура распределенного управления. Эти три уровня представлены платами GMPU, GNOD и подчиненными узлами (CPU). Центр управления модуля состоит из десятков процессоров, в которых применена технология отображаемой памяти, образующих мультипроцессорную систему управления. Для связи между процессорами первого и второго уровня применяется режим “почтового ящика”, а связь между процессорами второго и третьего уровня осуществляется по высокоскоростным последовательным линиям в режимах точка-точка и точка-мультиточка. В главном блоке управления модуля BM с целью повышения надежности устанавливаются две платы GMPU, которые взаимно резервируют друг друга. Плата управления переключением (GEMA) позволяет осуществить переключение плат GMPU в рабочем режиме. Активная/резервная платы GMPU образуют первый уровень иерархии управления. Плата GMPU напрямую (по шине) управляет платой GNET и обменивается сообщениями с платой главного узла (GNOD), платой обработки сигнализации ОКС7 (LPN7), платой интерфейса базы данных (GMEM) и платой обработки протокола LAPD (LAPD или GLAP) в режиме почтового ящика. Эти платы образуют второй уровень иерархии управления. Плата GMPU устанавливает соединения с подчиненными узлами (CPU) посредством платы GNOD. Здесь, говоря о подчиненных узлах (CPU) мы имеем в виду микропроцессоры соответствующих функциональных плат, например процессор платы BIE. Плата GNOD общается с процессорами соответствующих плат по последовательному порту, и управляет соответствующими CPU в режиме связи “главный узел/подчиненный узел”.
Процессоры соответствующих плат модуля BM распределяют между собой нагрузку и формируют мультипроцессорную систему управления. Принцип межпроцессорной связи внутри модуля представляет собой комбинацию технологии почтового ящика и отображаемой памяти. Такой способ существенно упрощает процесс установления соединения, и позволяет более экономично использовать аппаратные ресурсы, так как уменьшается размер поля адреса.
1) Процессор
Состоит из платы главного процессора GMPU, платы управления переключением GEMA и платы главного узла GNOD. Плата GMPU – главный процессор модуля, резервируемый с заменой в “горячем режиме“, переключаемый под управлением платы GEMA, посредством платы GNOD определяющий статус подчиненных узлов и управляющий ими.
2) Система обработки сигнализации
Обработка сообщений сигнализации ОКС7 осуществляется платой LPN7.
Обработка сигнализации LAPD интерфейса Abis осуществляется платой LAPD (или GLAP).
3) Система межмодульной связи
Состоит из платы межмодульной связи GMC2 и платы оптического интерфейса GOPT.
В BSC малой емкости схемы межмодульной связи нет.
4) Интерфейс базы данных
Контроллер BSC связывается с центральной базой данных CDB через плату интерфейса базы данных GMEM.
1. Плата главного процессора GMPU
Плата GMPU – плата процессора, который осуществляет обработку сообщений модуля BM и управляет работой подчиненных узлов. Ниже перечислены его основные функции:
1) Получение статуса направления линии интерфейса Abis через плату GNOD и передача соответствующей команды на данную линию;
2) Управление платами LPN7, LAPD (или GLAP) для приема и передачи сообщений сигнализации соответственно статусу линии;
3) Управление платами коммутации NET;
4) Связь с другими модулями посредством плат связи (GMC2 и GMCC) в режиме почтового ящика;
5) Связь с модулем BAM напрямую или удаленно по последовательной линии HDLC и загрузка ПО по этой линии;
6) Переключение активный/резервный и замена в “горячем режиме” при помощи платы GEMA.
7) Функции сигнализации, обслуживания, статистики трафика, аварийной сигнализации.
Функциональная схема платы MPU представлена на рисунке. 2-41.


Схемотехнически плата MPU состоит из схемы процессора и схемы интерфейса переключения (расположена на рисунке 2-41 ниже шины AT). Плата MPU обменивается с другими платами главного блока управления (GNOD, GEMA, GMC2, GOPT, GMEM, LPN7 и GALM, и т.д.) по шине AT.
2. Плата управления переключением GEMA
Плата GEMA ведет мониторинг состояния плат GMPU (A и B), сохраняет текущие данные MPU, управляет переключением MPU и позволяет осуществлять замену плат процессора в рабочем режиме. Схема взаимодействия GEMA и плат MPU показана на рисунке 2-42.

Процессор CPU платы GEMA осуществляет обмен сообщениями по двум почтовым ящикам A и B с активной и резервной платой MPU (GMPU A и GMPU B), а также ведет мониторинг работы ПО плат MPU. После включения питания, GMPU A по умолчанию считается активной, а GMPU B - резервной. Если происходит отказ активной платы GMPU, плата GEMA автоматически производит переключение на резервную. Оперативная память RAM – это “почтовый ящик” размером 8К, используемый для периодического сохранения данных GMPU. Плата имеет встроенную схему самотестирования, отображения, схему аварийной сигнализации и схему сторожевого таймера (Watch-Dog).
<<< главная >>>
<<<< назад >>>>

У нас ищут!

Новости науки

NEWS